[디지털 시스템 설계 및 實驗(실험)] Latch, Flip-Flop, Shift Register
페이지 정보
작성일 23-02-28 12:45
본문
Download : [디지털 시스템 설계 및 실험] La.hwp
and (AD,D,NR);
module dppr(D,C,R,Q,Q_);
wire Q1,Q1_;
(Master&slave pulse-triggered) D flip-flop (with reset)
1. SR NOR latch
시뮬레이션
디지털 시스템 설계,Latch, Flip-Flop, Shift Register
Download : [디지털 시스템 설계 및 실험] La.hwp( 55 )
코딩
4. 4-bit shift register(using 4 D flip-flops)
2. Gated D latch(based on an SR NOR latch)
wire AD;
레포트 > 공학,기술계열
dl dl1 (AD,NC,Q1,Q1_);
3. (Master?slave pulse-triggered) D flip-flop (with reset)
input D,C,R;
설명
endmodule
wire NR;
[디지털 시스템 설계 및 實驗(실험)] Latch, Flip-Flop, Shift Register
output Q,Q_;
not (NR,R);
순서
1. SR NOR latch 2. Gated D latch(based on an SR NOR latch) 3. (Master?slave pulse-triggered) D flip-flop (with reset) 4. 4-bit shift register(using 4 D flip-flops)
not (NC,C);
dl dl2 (Q1,C,Q,Q_);
다.


