Fabrication process of CMOS - CMOS 제작 공정
페이지 정보
작성일 23-03-11 20:25
본문
Download : Fabrication process.hwp
전원 전압의 넓은 범위에서 동작하고, TTL에 적합하며 동일 회로 내에서 공존 가능하다. 팬아웃 용량도 크다
다.
레포트 > 공학,기술계열
웨이퍼제작
한쪽 표면은 광학거울 수준의 완벽한 평면
CMOS - 표면 상태밀도가 비교적 작은 (100) - 주플랫, 보조플랫, 90°, 180°
Fabrication process of CMOS,CMOS 제작 공정
설명
플랫을 두개 만듦 → 주 플랫(자동정렬, 집적회로를 웨이퍼의 결정 방향에 맞게)
순서
실리카 → 환원 → 다결정 상태의 고순도 실리콘 → 쵸크랄스키 성장법 → 단결정 고순도 실리콘
Download : Fabrication process.hwp( 63 )
Fabrication process of CMOS - CMOS 제작 공정
p 채널의 MOS 트랜지스터와 n 채널의 그것을 서로 절연하여 동일 칩에 만들어 넣어 양자가 상보적으로 동작하도록 한 것으로, 소비 전력은 μW 정도이고 동작은 고속, 잡음 배제성이 좋다. 팬아웃 용량도 크다
쵸크랄스키 성장법 : 석영도가니 속의 고순도 실리콘은 고주파 유도 가열에 의해 융점보다 약간높은 온도가 유지 → 씨결정(단결정 실리콘 조각)을 액면에 접촉하고 축을 회전 시키면서 시간당50~100nm의 속도로 끌어올리면 씨결정과 같은 방향으로 원통형의 단결정 성장(실리콘 잉곳) →붕소 첨가 시에는 p형, 비소 첨가 시에는 n형 실리콘 잉곳이 됨. 잉곳은 선반 같은 도구로 일정한 지름을 갖도록 가공됨.(산화로,CVD로,확산로 공정에 적합하게 만들기)
보조플랫(잉곳의 타입, 웨이퍼 방향)
BJT공정 - (111) 에피택셜 성장속도 빠름 - 주 플랫, 보조플랫 45°
주로 p형을 많이 사용, 24장 = 1 lot, 공정은 lot단위로 수행
p 채널의 MOS 트랜지스터와 n 채널의 그것을 서로 절연하여 동일 칩에 만들어 넣어 양자가 상보적으로 동작하도록 한 것으로, 소비 전력은 μW 정도이고 동작은 고속, 잡음 배제성이 좋다. 전원 전압의 넓은 범위에서 동작하고, TTL에 적합하며 동일 회로 내에서 공존 가능하다.
