시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구
페이지 정보
작성일 23-10-30 19:04
본문
Download : 시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구.hwp
시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구
시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구에 대한 자료입니다.
행위 단계 합성 (behavioral level synthesis) 는 VHDL (VHSIC Hardware Description Language)이나 Verilog HDL과 같은 상위 레벨 언어로 기술하여 설계하고 이를 합성하는 과정으로, 여기에는 자원 할당 (resource allocation), 스케쥴링 (scheduling) 등의 과정이 포함된다[1].
레지스터 전달 레벨 합성 (register-transfer level synthesis)은 크게 두 부분으로 나누어진다. 시스템구조탐색을위한 , 시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구공학기술레포트 ,
설명
시스템구조탐색을위한
시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구에 대한 reference(자료)입니다. 컨트롤 패스 (control path) 합…(투비컨티뉴드 )
,공학기술,레포트
레포트/공학기술
순서
Download : 시스템 구조 탐색을 위한 계층적 Floorplanning에 관한 연구.hwp( 65 )
다. 데이터 패스 (data path) 부분에서는 다양한 블록의 재합성 (resynthesis), 레지스터 재할당 (register relocation), 리타이밍 (retiming) 등의 과정으로 설계를 최적화한다. 이들 설계 과定義(정의) 각 단계에서는 각각 시뮬레이션 (simulation)이나 테스트 (test) 등을 거쳐서 각 단계에서의 설계가 주어진 설계 사양을 만족하는지 검증하는 과정이 포함된다된다.
제1장 서 론
1.1. 연구 배경
최근 집적회로 시스템이 대규모 고성능화되고, 시장성을 위하여 빠른 설계 시간을 요구함에 따라, 상위 단계에서의 설계 및 합성과 IP (Intellectual Property)의 사용이 많아지고 있다 상위 단계에서의 설계 및 합성을 이용한 집적회로 설계의 주요 과정은 그림 1-1과 같다.
